研究人员展示基于铁电场效应晶体管的 3D NAND 单元，其导通电压接近零且每单元可存储高达 5 比特数据。
三星研究人员近日发表了一项实验性 NAND 架构的详细报告，旨在将该技术中最大的功耗来源之一降低 96%。
这项题为《用于低功耗 NAND 闪存的铁电场效应晶体管》的研究由三星先进技术研究院的研究人员完成，并发表于《自然》期刊。研究描述了一种面向未来 3D NAND 的铁电场效应晶体管设计，该设计将基于铪材料的铁电层与氧化物半导体沟道相结合，并引入了接近零的导通电压操作，这正是实现 96% 功耗降低的关键基础。
在现代 NAND 中，每次读取或编程单元时，贯穿每个垂直串的字线堆栈都需要施加导通电压偏置。随着堆叠层数增加，这一开销也随之增长，并因层数增多而在总阵列功耗中占据显著比例。三星团队指出，具有宽存储窗口且最大阈值电压可推至零以下的铁电晶体管，能够支持多级操作，而无需电荷俘获型 NAND 所依赖的高导通电压来避免干扰。
研究人员首先在平面阵列中验证了这一点，实现了每单元高达 5 比特的操作，随后在一个模拟 3D NAND 结构的四层垂直短串中进行了演示。该结构中的中央栅极尺寸为 25 纳米，与当前商用器件相似。研究团队定义了一个 NAND 专用能耗指标，综合了字线电容和内部电荷泵（用于产生读写所需高压）的主要贡献。
通过对完整堆栈的这些成本进行建模，研究人员估计，基于铁电设计的 286 层器件与相同高度的传统电荷俘获型堆栈相比，可降低约 94% 的编程和读取总能耗。在 1024 层时，由于更低的导通电压显著减少了电荷泵的工作负荷，能耗降低幅度超过 96%。
实验还涵盖了数据保持和循环耐久性测试。在平面形态下，铁电单元展现出宽存储窗口并实现了五级编程，但在该密度下的耐久性一般。PLC 级别配置可维持数百次循环，而在室温和 85°C 下，QLC 等效使用可达近千次。作者指出，在完整的 3D 阵列能够达到量产标准之前，仍需进一步开发编程抑制方案和负电压生成技术。同时，氧化物沟道在高温应力下的行为仍是后续研究的关键领域。
截至目前，尚无迹象表明三星计划基于此项工作进行产品发布。相反，这项研究被视为一项基础性探索，其本身仍需进一步发展，有望为超越当前电荷俘获技术路线图的未来低功耗 NAND 世代提供潜在方向。
0条评论