IBM 在标准 AMD FPGA 上实现高速量子纠错，速度达所需阈值 10 倍

IBM 研究团队即将公布一项关键进展：在商用 AMD FPGA 芯片上成功运行量子纠错算法，实时处理速度达到实用化所需阈值的 10 倍。这一成果有望显著加速其 Starling 大规模量子计算机项目 的落地进程。

据路透社报道，相关论文将于 2025 年 10 月 27 日 正式发布。IBM 研究副总裁 Jay Gambetta 表示，该里程碑比原计划提前了一年完成，标志着量子计算从理论走向工程实用的重要一步。

为什么量子纠错如此关键？

量子比特（qubit）极其脆弱，易受环境噪声干扰，导致计算结果出现误差。要构建可扩展、可靠的量子计算机，必须在计算过程中实时检测并纠正错误——这正是量子纠错（QEC）的核心任务。

然而，传统纠错方案计算开销巨大，往往无法在量子比特退相干（即“失效”）前完成处理。因此，纠错速度必须快于错误发生的速度，否则系统将陷入“纠错赶不上出错”的困境。

IBM 的突破：在 FPGA 上高效运行 Relay-BP 算法

此次 IBM 实现的算法极可能是 Relay-BP（Relay Belief Propagation） ——一种专为量子 LDPC（低密度奇偶校验）码设计的纠错方法。该算法最早于 2024 年 6 月提出，特点是计算高效、结构紧凑、精度高，且能灵活适配不同量子硬件架构。

关键在于，IBM 并未依赖定制 ASIC 或专用量子控制芯片，而是选择在 标准 AMD FPGA（现场可编程门阵列）上部署该算法。FPGA 可通过软件重新配置逻辑单元，非常适合执行高度并行、低延迟的专用任务——如实时纠错解码。

测试结果显示，该系统在 AMD FPGA 上的处理速度达到实用化所需速率的 10 倍，足以支撑未来千比特级量子处理器的稳定运行。

与 AMD 合作的战略意义

这一成果也印证了 IBM 与 AMD 在 2024 年 8 月宣布的战略合作价值。当时，双方表示将结合 IBM 的量子控制软件与 AMD 的 FPGA 硬件，构建更高效的量子经典混合系统。此次突破正是该合作的首个重大产出。

对 Starling 项目的推动

IBM 的 Starling 项目 目标是在 2029 年前建成具备实用价值的大规模量子计算机。高效的经典纠错系统是其实现“量子优势”的关键一环。如今，纠错瓶颈的缓解，可能使整体路线图进一步提前。